КОСМОДРОМ - Электронные компоненты для разработки и производства - Харьков - Украина


 


Как купить...     


 

 

EnglishRussianUkrainian

Обратите внимание: запущена новая версия сайта

Перейти в корзину

Низкопрофильные источники питания серий LRS мощностью
35, 50, 75, 100, 150, 200 и 350 Вт
LRS-35 LRS-50 LRS-75 LRS-100 LRS-150 LRS-200 LRS-350

     

 

Ресурсы ПЛИС семейств MAX II и MAX II G 
 

Ресурсы ПЛИС MAX II (VCCINT = 3,3 В, 2,5 В, 1,8 В)
EPM240/G EPM570/G EPM1270/G EPM2210/G
 

купить -->>
Логический объем и быстродействие Кол-во макроячеек (1) 192 440 980 1,700
Кол-во логических элементов 240 570 1,270 2,210
Задержка распространения сигнала от входа до выхода (нс) 4.7 5.5 6.3 7.1
6.2 7.1 8.2 9.2
7.6 8.8 10.1 11.3
Особенности Flash-ПЗУ пользователя (Кбит) 8
Функция граничного сканирования (Boundary Scan JTAG) +
Внутрисхемное программирование (ISP) по JTAG-интерфейсу +
Высокоскоростные входные регистры +
Программируемое состояние регистров по включению питания +
Выводы с режимом "программируемой земли" (Programmable Ground Pins) +
Выходы с открытым стоком +
Программируемые Pull-Up - резисторы +
Функция удержания состояния шины (Bus Hold) +
Поддержка IP-ядра JTAG Translator +
Real-Time ISP +
Напряжения питания Напряжение питания ядра (В) 1.8
Напряжение питания VCCINT (MultiVolt Core) (В) 3.3, 2.5, 1.8 (2)
Напряжение питания ввода-вывода (B) 3.3, 2.5, 1.8, 1.5
Подсистема ввода-вывода Кол-во банков ввода-вывода 2 2 4 4
Максимальное кол-во линий ввода-вывода 80 160 212 272
Максимальное кол-во выходов разрешения 80 160 212 272
Совместимость с 5.0 В TTL - - + (3) + (3)
Совместимость с LVTTL/LVCMOS +
Совместимость с PCI (32-бит, 66 МГц) - - + +
Триггеры шмитта на входах +
Программируемая скорость нарастания выходных сигналов +
Программируемая нагрузочная способность выходов +

(1) ПЛИС семейства MAX II имеют LUT-based архитектуру. Для сравнения логический объем ПЛИС семейства MAX II пересчитан в эквивалентные макроячейки (одна эквивалентная макроячейка примерно соответствует 1,3 логического элемента).
     назад
(2) ПЛИС семейства MAX II имеют встроенный регулятор напряжения питания ядра. Внутреннее напряжение питания ядра ПЛИС MAX II составляет 1.8 В, на вывод VCCINT надо подавать напряжение 2.5 В или 3.3 В. 
     ПЛИС подсемейств MAX II G и MAX II Z не имеют внутреннего регулятора напряжения питания ядра, на вывод VCCINT этих микросхем надо подавать напряжение 1.8 В.
     назад
(3) Только при использовании внешних последовательных резисторов.
     назад


Ресурсы ПЛИС семейства MAX II Z

Ресурсы ПЛИС MAX II Z (VCCINT = 1,8 В) (3)
EPM240Z EPM570Z
Логический объем и быстродействие Кол-во макроячеек (1) 192 440
Кол-во логических элементов 240 570
Задержка распространения сигнала от входа до выхода (нс) 7.9 9.5
12.0 15.1
Особенности Flash-ПЗУ пользователя (Кбит) 8
Функция граничного сканирования (Boundary Scan JTAG) +
Внутрисхемное программирование (ISP) по JTAG-интерфейсу +
Высокоскоростные входные регистры +
Программируемое состояние регистров по включению питания +
Выводы с режимом "программируемой земли" (Programmable Ground Pins) +
Выходы с открытым стоком +
Программируемые Pull-Up - резисторы +
Функция удержания состояния шины (Bus Hold) +
Поддержка IP-ядра JTAG Translator +
Режим программирования без прекращения функционирования проекта (Real-Time ISP) +
Напряжения питания Напряжение питания ядра (В) 1.8
Напряжение питания VCCINT (MultiVolt Core) (В) 1.8 (2)
Напряжение питания ввода-вывода (B) 3.3, 2.5, 1.8, 1.5
Подсистема ввода-вывода Кол-во банков ввода-вывода 2 2
Максимальное кол-во линий ввода-вывода 80 160
Максимальное кол-во выходов разрешения 80 160
Совместимость с 5.0 В TTL -
Совместимость с LVTTL/LVCMOS +
Совместимость с PCI (32-бит, 66 МГц) -
Триггеры шмитта на входах +
Программируемая скорость нарастания выходных сигналов +
Программируемая нагрузочная способность выходов +

(1) ПЛИС семейства MAX II имеют LUT-based архитектуру. Для сравнения логический объем ПЛИС семейства MAX II пересчитан в эквивалентные макроячейки (одна эквивалентная макроячейка примерно соответствует 1,3 логического элемента).
     (2) ПЛИС подсемейств MAX II G и MAX II Z не имеют внутреннего регулятора напряжения питания ядра, на вывод VCCINT этих микросхем надо подавать напряжение 1.8 В.
(3) ПЛИС подсемейства MAX II Z имеют ультранизкое статическое энергопотребление (порядка 29 микроампер). Быстродействие MAX II Z (speed grade -6 и -7) ниже, чем у MAX II и MAX II G (speed grade -3, -4 и -5).
Количество линий ввода-вывода ПЛИС семейств MAX II и MAX II Z 
 

Типы корпусов MAX II (VCCINT = 3,3 В, 2,5 В, 1,8 В)(1)
EPM240/G/Z EPM570/G/Z EPM1270/G/Z EPM2210/G/Z
Thin Quad Flat Pack (T) 100-Pin 80 76    
144-Pin   116 116  
FineLine Ball Grid Array (F) 100-Pin 80 76    
256-Pin   160 212 204
324-Pin       272
Micro FineLine BGA (M) 68-Pin 54      
100-Pin 80 76    
144-Pin   116    
256-Pin   160 212  

ПЛИС доступны в коммерческом и индустриальном температурном исполнении, и квалифицированы для использования в приложениях с расширенным температурным диапазоном (от -40°С до +125°С).
ПЛИС доступны только в коммерческом температурном исполнении.
Совместимость ПЛИС в однотипных корпусах по расположению выводов питания, конфигурации и глобальных входных сигналов.
(1) ПЛИС подсемейства MAX II Z выпускаются только в коммерческом температурном исполнении.

Информация о типах корпусов

Типы корпусов TQFP FBGA MBGA
Количество выводов 100 144 100 256 324 68 100 144 256
Длина х Ширина (мм) корпуса 16 x 16 22 x 22 11 x 11 17 x 17 19 x 19 5 x 5 6 x 6 7 x 7 11 x 11
Максимальная занимаемая площадь (мм2) 262 493 125 296 369 27 36 52 121
Максимальная высота корпуса (мм) 1.2 1.6 1.7 3.501 3.501 1.2 1.2 1.2 1.2
Расстояние между соседними выводами (мм) 0.5 0.5 1 1 1 0.5 0.5 0.5 0.5
Максимальная ширина вывода (мм) 0.27 0.27 0.7 0.7 0.7 0.35 0.35 0.35 0.35